SJ 50597.6-1994 半导体集成电路JC4049.JC4050型CMOS缓冲器电平转换器详细规范
|
ID： |
4EB54EEEFF9C4EFDB8541CF579DEB001 |
|
文件大小(MB)： |
1.0 |
|
页数： |
25 |
|
文件格式： |
|
|
日期： |
2024-7-28 |
|
购买： |
文本摘录（文本识别可能有误，但文件阅览显示及打印正常，pdf文件可进行文字搜索定位）：
中华人民共和国电子行业军用标准,FL 5962 SJ 50597. 6-94,半导体集成电路,JC4049. JC4050 型 CMOS 缓冲器,电平转换器详细规范,Detail specification for types JC4049、JC4050,buffer/con verters of CMOS semiconductor integrand circuits,1994-09-30 发布1994-12-01 实施,中华人民共和国电子工业部批准,中华人民共和国电子行业军用标准,半导体集成电路JC4049、JC4050型,CMOS缓冲器/电平转换器详细规范,S3 50597. 6—94,Detail specification for types JC 4049-JC 4050,buffer/converters of CMOS semiconductor integrated circuits,1范围,1.1 主题内容,本规范规定了硅单片JC4049JC4050型CMOS缓冲器/电平转换器（以下简称器件）的详,细要求.,1-2适用范围,本规范适用于器件的研制、生产和采购,1.3 分类,本规范给出的器件按器件型号、器件等级、封装形式、额定值和推荐工作条件分类,1.3.I 器件编号,器件编号应按GJB 597《微电路总规范》第3. 6. 2条的规定,131.1器件型号,器件型号如下:,器件型号器件名称,JC 4049 六反相缓期器/电平转换器,JC 4050 六缓冲器/电平转换器,1.3.1.2器件等级,器件等级应为GJB 59?第3. 4条所规定的B级和本规范规定的B「级,1.3.1.3封装形式,时形式如下;,字母封装形式い,D D16S3陶蹙双列封装,F F16X2陶犧扁平封裝,H H16X2陶樹熔封扁平封装,J J16S3陶蹙熔封双列封装,注:1）按GB 7092《半导体集成电路外形尺寸》,中华人民共和国电子工业都1994-09-30发布 1994-12-01翼施,SJ 50597.6—94,1-3-2绝对最大额定值,绝对最大额定值如下:,项目符号,数值,单位,最小最大,电源电压r -0, 5 18 V,输入电压匕f 5 匕c十S 5 V,输入电源（每个输入端） IZ1 1 …. 10 mA,功耗ス200 mW,贮存温度% -65 175 C,结温農-- 175 C,引线耐婢接温度（10G 毎—■ 300 C,1.3.3推荐工作条件,推荐工作条件如下:,2引用文件,项目符号,虹值,单位,最小最大,电源电压Vcc 3 15 V,工作环境温度rA 55 125 C,GB 3431. 1—82,GB 3431. 2—86,GB 3834 -83,GB 4590—84,GB 4728.12—85,GB 7092,GJB 548—88,GJB 597—88,GJB 1649—93,半导体集成电路文字符号.电参数文字符号,半导体集成电路文字符号引出端功能符号,半导体集成电路CMOS电路测试方法的基本原理,半导体集成电路机械和气候试验方法,电气图用图形符号二进制逻辑单元,半导体集成电路外形尺寸,微电子器件试验方法和程序,微电路总规范,电子产品防静电放电控制大纲,3要求,3-1详细要求,各项要求应按G用59?和本规范的规定,3,2设计、结构和外形尺寸,设计、结构和外形尺寸应符合GJB 597和本规范的规定,3, 2.1逻辑符号、逻辑图和引出端排列,逻辑符号、逻辑图和引出端排列应符合图!的规定。引出端排列为俯视图,逻辑符号,—2 一,下载,SJ 50597. 6-94,a. JC4049,IAf ヨ)- E____________ >1^2),攵Aく卜2明4 ),3 Ai 1 >-匕 卜3K 6 ),W 3 > 匚 p-4Y(jO),b At“卜」[ トハ《川,6AIUJ—;L_______一J 一/3,引出端排列,民 JC4050,] ] !---JV{2 J,2At 6 1 J--2Y(4 J,ュ内⑺一！ !一ユY(b),イ用!n ヽ H T 4Y(10),区内ll“-[ 一 ]——bメ12],UA门。L —コ ーYtllU,a. JC4O49,<〇",%匚lb □,じE 2 ih コ,れ,3 1 4 コ,"匚13 コ,2A匚5 J 2 コ,3Y匚b 1 I □,砕匚7 AU □,￥亜匚8 9 □,逻辑图,a. JC4049(l/6),A丹一,h. JC4050,Vcc匚,1111,1 U コ,ハ匚2 15 コ“,竺J 14 コい,“匚ラ 1 3 コ,"匚3 12 コイ,“匚1 i コい,ュへ匚ソ !0 コ，丫,Vss匚a 日コ， A,h, JC4050(l/6),ロー杼ー,图1逻辑符号、逻辑图和引出端排列,3- 2.2功能表,功能表如下:,a. JC4049,输入输出,A Y,L H,H L,b. JC4050,输入输出,A Y,L L,H H,注:H一高电平川,ー低电平,3.2.3 电原理图,制造厂在鉴定前应将电原理图提交给鉴定机构。各制造厂的电原理图应由鉴定机构存档,备査,3.2.4 封装形式,封装形式应按本规范1.3.1.3条的规定,3.3引线材料和涂覆,引线材料和涂覆应按GJB 597第エ5. 6条的规定,ゥ,0,sj 50597.6-94,3-4电特性,电特性应符合本规范表1的规定,表?1 JC 4049的电特性,特性符号,杀 件” 规 范 值,单,位,若无其他规定T 良=—55￠ Taユ25じ7\ -125-C,%s —0V,Vcc,CV),最小最大最小最大最小……
……